پیاده سازی سخت افزاری دیکودرکدهای LDPC برای استاندارد وایمکس

هدف از این مقاله پیاده سازی یک دکودر LDPC برای استاندار وایمکس می باشد. ماتریس پریتی چک برای این استاندارد به طول 2304 و نرخ 5/6، با girth بزرگ و به کمک ماتریس مدل طراحی شده است. برای پیاده سازی بهینه، ماتریس H به صورت QC-LDPC در نظرگرفته شده است. از روش OMS به عنوان بهینه ترین الگوریتم دکودینگ برای این پیاده سازی استفاده کرده و بهترین مقدار برای این الگوریتم محاسبه شده است. همچنین روشی برای حل مشکل دسترسی به حافظه در پیاده سازی نیمه موازی ارائه شده که بر اساس آن و با استفاده از روش هم پوشانی پیام سرعت دکودر افزایش یافته است. برای بررسی تاثیر پارامتر های مختلف در عملکرد دکودر LDPC، پیاده سازی دکودر به صورت توصیف سخت افزاری به زبان verilog، روی بستر سخت افزاریFPGA انجام وتست گردید و در نهایت سنتز آن بر روی تکنولوژی CMOS-TSMC 0.13 با استفاده از نرم افزار Synopsis Design Complier انجام شد.