پیاده سازی سخت افزاری سیستم های رمزنگاری بر اساس زوج سازی تیت با استفاده از FPGA روی F 2^283

زوج سازی در رمزنگاری، یک نگاشت دوخطی از اعضا ی دو گروه جمعی از خم بیضوی به یک عضو گروه ضربی از میدان متناهی است و به منظور ساختن طرح های رمزنگاری یا حمله به آن ها مورد استفاده قرار می گیرد. زوج سازی تیت پرکاربردترین نوع زوج سازی است که با استفاده از الگوریتم میلر محاسبه می شود و نسخه بهبودیافته این الگوریتم برای خم های ابرمنفرد زوج سازی &etaT نامیده می شود. به دلیل حجیم و زمان بر بودن محاسبات زوج سازی تیت، پیاده سازی سخت افزاری آن بر پیاده سازی نرم افزاری ترجیح داده می شود. در این مقاله یک معماری جدید برای محاسبات زوج سازی تیت روی میدان F2283 پیشنهاد شده است. این معماری از ادغام دو بخش الگوریتم شامل زوج سازی و توان رسانی نهایی با استفاده از تکنیک به اشتراک گذاری منابع حاصل شده است. این پیاده سازی روی FPGAهای خانواده Xilinx انجام شده است. مقایسه نتایج این پیاده سازی بهبود 38 درصد در زمان محاسبه و بهبود 10 درصد برای معیار سطح در زمان را نسبت به کارهای دیگر نشان می دهد. در ضمن پیاده سازی نرم افزاری با استفاده از نرم افزار ریاضی SAGEبه منظور آزمودن صحت جواب های به دست آمده و همچنین تولید نقاط روی خم، انجام شده است.