افزایش کارآیی و قابلیت اطمینان شبکه روی تراشه دوبعدی با کاهش تعداد لینک های عبوری

شبکه روی تراشه، زیرسیستم ارتباطی درون یک مدار مجتمع است که ارتباط بین پردازنده ها در سیستم روی تراشه را فراهم می سازد. برای رسیدن از یک گره به گره دیگر، چندین مسیر مختلف وجود دارد؛ بنابراین باید الگوریتم مسیریابی وجود داشته باشد تا به وسیله آن مسیر رسیدن به مقصد را به دست آورد. در این مقاله الگوریتمی مبتنی بر کاهش مسیر عبوری برای رسیدن یک بسته از مبدا به مقصد ارایه شده است؛ این الگوریتم قادر است علاوه بر بالابردن قابلیت اطمینان، باعث کاهش تاخیر، توان مصرفی و افزایش کارآیی شبکه روی تراشه شود و این در شرایطی است که بیشتر شبکه های تحمل پذیر خطای ارایه شده در این حوزه به ازای رسیدن به قابلیت اطمینان بالاتر، پارامترهایی ازقبیل تاخیر، توان مصرفی و پیچیدگی های مداربندی را افزایش می دهند. روش ارایه شده با کمترین تغییرات سخت افزاری و پیچیدگی مداری باعث بهبود کارآیی شبکه می شود. مسیر گذرانده شده با بسته برای رسیدن به مقصد کاهش می یابد و این کاهش مسیر یعنی عبور از تعداد لینک و مسیریاب کمتر و کاهش احتمال برخورد با لینک ها و مسیریاب های معیوب و افزایش قابلیت اطمینان شبکه. همچنین عبور از تعداد لینک ها و مسیریاب های کمتر موجب کمترشدن تاخیر و توان مصرفی شبکه نیز خواهد شد.