Low cost circuit-level soft error mitigation techniques for combinational logic
Message:
Abstract:
Following technology scaling trend, CMOS circuits are facing more reliability challenges such as soft errors caused by radiation. Soft error protection imposes some design overheads in power consumption, area, and performance. In this article, we propose a low cost and highly e ective circuit to lter out the e ect of particle strikes in combinational logic. This circuit will result in decreasing Soft Error Propagation Probability (SEPP) in combinational logic. In addition, we propose a novel transistor sizing technique that reduces cost-eciently Soft Error Occurrence Rate (SEOR) in the combinational logic. This technique generally results in lower design overhead as compared with previous similar techniques. In the simulations run on di erent ISCAS''89 circuit benchmarks, combining the proposed techniques, we achieved up to 70% SER reduction in the overall soft error rate of the circuits for a certain allowed overhead budget.
Language:
English
Published:
Scientia Iranica, Volume:22 Issue: 6, 2016
Page:
2401
magiran.com/p1480997  
برخی از خدمات از جمله دانلود متن مقالات تنها به مشترکان مگیران ارایه می‌گردد. شما می‌توانید به یکی از روش‌های زیر مشترک شوید:
اشتراک شخصی
در سایت عضو شوید و هزینه اشتراک یک‌ساله سایت به مبلغ 400,000ريال را پرداخت کنید. همزمان با برقراری دوره اشتراک بسته دانلود 100 مطلب نیز برای شما فعال خواهد شد!
پرداخت با کارتهای اعتباری بین المللی از طریق PayPal امکانپذیر است.
اشتراک سازمانی
به کتابخانه دانشگاه یا محل کار خود پیشنهاد کنید تا اشتراک سازمانی این پایگاه را برای دسترسی همه کاربران به متن مطالب خریداری نمایند!
توجه!
  • دسترسی به متن مقالات این پایگاه در قالب ارایه خدمات کتابخانه دیجیتال و با دریافت حق عضویت صورت می‌گیرد و مگیران بهایی برای هر مقاله تعیین نکرده و وجهی بابت آن دریافت نمی‌کند.
  • حق عضویت دریافتی صرف حمایت از نشریات عضو و نگهداری، تکمیل و توسعه مگیران می‌شود.
  • پرداخت حق اشتراک و دانلود مقالات اجازه بازنشر آن در سایر رسانه‌های چاپی و دیجیتال را به کاربر نمی‌دهد.