Design and Simulation of Pipelined ADCs based on Low-Voltage Comparators
Message:
Abstract:
In this paper, a pipelined analog-to-digital converter based on low-voltage comparators has been designed. The combination of a comparator and a current source as an alternative to op-amp, improved power efficiency and decreased complexity of design. For the first stage, capacitor gain doubler is used as MDAC. Since the first stage cannot drive large capacitive loads, therefor a topology with high input impedance is chosen for the second, third and following stages. Besides, a modified cascode current source is used to obtain minimum overshoot at the output of stages. The ADC has been designed and simulated by HSPICE in a 90 nm CMOS process. Simulation results show that the ADC achieves 56.1 dB SNDR, 64.5 dB SFDR at 25MS/s and consumes 2 mW from a 1V power supply.
Language:
Persian
Published:
Journal of Electrical Engineering, Volume:46 Issue: 1, 2016
Pages:
87 to 98
magiran.com/p1528359  
دانلود و مطالعه متن این مقاله با یکی از روشهای زیر امکان پذیر است:
اشتراک شخصی
با عضویت و پرداخت آنلاین حق اشتراک یک‌ساله به مبلغ 990,000ريال می‌توانید 70 عنوان مطلب دانلود کنید!
اشتراک سازمانی
به کتابخانه دانشگاه یا محل کار خود پیشنهاد کنید تا اشتراک سازمانی این پایگاه را برای دسترسی نامحدود همه کاربران به متن مطالب تهیه نمایند!
توجه!
  • حق عضویت دریافتی صرف حمایت از نشریات عضو و نگهداری، تکمیل و توسعه مگیران می‌شود.
  • پرداخت حق اشتراک و دانلود مقالات اجازه بازنشر آن در سایر رسانه‌های چاپی و دیجیتال را به کاربر نمی‌دهد.
دسترسی سراسری کاربران دانشگاه پیام نور!
اعضای هیئت علمی و دانشجویان دانشگاه پیام نور در سراسر کشور، در صورت ثبت نام با ایمیل دانشگاهی، تا پایان فروردین ماه 1403 به مقالات سایت دسترسی خواهند داشت!
In order to view content subscription is required

Personal subscription
Subscribe magiran.com for 50 € euros via PayPal and download 70 articles during a year.
Organization subscription
Please contact us to subscribe your university or library for unlimited access!