پیاده سازی الگوی یادگیری TSTDP با استفاده از یک مدار سیناپسی موازی متشکل از ترانزیستورهای لایه نازک حافظه دار و ممریستورها

الگوی یادگیری TSTDP یک گونه پیشرفته تر از الگوی یادگیری سیناپسی وابسته به زمان بندی اسپایک، STDP ، است که در مقایسه با الگوی یادگیری سنتی تر PSTDP منجربه ظرفیت های یادگیری بهبود یافته تری می گردد و قادر است نتایج طیف وسیع تری از آزمایش های واقعی مغزی را بازتکرار کند. در این مقاله یک مدار سیناپسی ترکیبی شامل ممریستورهای کنترل شده با جریان یا بار الکتریکی و ترانزیستورهای لایه نازک ارایه می گردد که می تواند الگوی یادگیری سیناپسی TSTDP را پیاده سازی کند. ممریستورها و ترانزیستورهای لایه نازک نانوکریستالی از تکنولوژی های نوظهور حوزه نانو هستند که به طور وسیعی در طراحی مدارها و سیستم های نورومورفیک مورد استفاده قرار می گیرند. ترانزیستورهای لایه نازک به کار گرفته شده در شبیه سازی ها، از نوع ترانزیستورهایی هستند که با قراردادن لایه ای از نانوذرات طلا در داخل اکسید گیت، حافظه دار شده اند. نتایج شبیه سازی های ارایه شده نشان می دهند که این مدار می تواند تغییرات وزن سیناپسی ناشی از اختلاف زمانی بین اسپایک ها را به درستی پیش بینی کند. بنابراین می توان گفت که این مدار یک گام ابتدایی برای ساخت یک طراحی غیرهمزمان است که بتواند الگوی TSTDP را پیاده سازی کند. چنین طرحی می تواند پیاده سازی سیستم های نورومورفیک پیشرفته دارای ابعاد بزرگ را ساده تر کند تا بتوان از آن ها برای انجام کارهای مهندسی واقعی مانند دسته بندی الگوها بهره جست.