فهرست مطالب

نشریه مهندسی مخابرات جنوب
پیاپی 17 (پاییز 1394)

  • تاریخ انتشار: 1394/05/01
  • تعداد عناوین: 6
|
  • سپیده حیدری، امین رمضانی، مجید ناصریان صفحات 1-8

    در این مقاله ابتدا مدل خطی سیستم تعلیق خودرو انتخاب و شبیه سازی و داده های لازم جهت آموزش از آن استخراج می گردد. در راستای تحقق هدف سیستم تعلیق، با استفاده از روش های مرسوم یک کنترل کننده PID برای سیستم تعلیق طراحی و از آن جهت آموزش کنترل کننده تطبیقی عصبی - فازی (ANFIS)  استفاده شود. این سیستم ANFIS با استفاده از خطای خروجی کنترل کننده PID به صورت بر خط آموزش می بیند و پس از آموزش، کنترل کننده از مدار خارج و کنترل کننده تطبیقی عصبی - فازی به تنهایی کار کنترل سیستم را به عهده می گیرد. در صورت تغییر پارامترهای سیستم تحت کنترل، کنترل کننده مجددا وارد مدار شده و شبکه با استفاده از خطای جدید بار دیگر آموزش می بیند. از وی‍ژگی های مهم این روش عدم نیاز به مدل ریاضی اجزای سیستم نظیر عملگر، فنر و کمک فنر که همگی غیرخطی هستند و عدم نیاز به ژاکوبین سیستم می باشد. در انتهای کار نتایج عملکرد کنترل کننده (ANFIS)  که با یک کنترل کننده PID آموزش می بیند با یک کنترل کننده تناسبی - مشتقی خالص مقایسه می شود.

    کلیدواژگان: سیستم تعلیق، کنترل کننده ANFIS
  • آتنا ورزنده اصفهانی، سید محمد فهمیده اکبریان صفحات 9-15

    در طراحی مدارهای مجتمع آنالوگ همواره طراحی و پیاده سازی یک واحد تاخیر مناسب برای کاربردهای دیجیتال و آنالوگ به عنوان یک چالش مطرح بوده است. این مدار کوچک نقش قابل توجهی در کارآیی سیستم های مختلف و بخصوص سیستمهای دیجیتال ایفا می نماید. از آنجا که در تکنولوژی های زیر میکرون که توان مصرفی و کاهش ولتاژ به عنوان یک ضرورت احساس می شود، دست یابی به یک واحد تاخیر با خطینگی مناسب به عنوان مشکل بزرگی در طراحی های دیجیتال ولتاژ پایین به شمار می آید. در این مقاله با استفاده از مدارهای دیجیتال CMOS پیاده شده با استفاده از منطق کوپلاژ سورس (SCL) که در ناحیه زیرآستانه کار می کنند، یک واحد تاخیر با خطینگی بالا ارایه شده است که می تواند کارآیی بسیار مناسبی را در یک محدوده قابل توجه ولتاژی از خود نشان دهد. مزیت این واحد تاخیر علاوه بر خطینگی بالا کنترل پذیری مناسب تاخیر در محدوده ولتاژ کنترل ورودی می باشد که نسبت به انواع موجود بهبود یافته است.

    کلیدواژگان: واحد تاخیر، افزایش محدوده دینامیکی، خطینگی بالا، مدارهای دیجیتال CMOS، کاهش توان مصرفی
  • شیدا مزارعی*، علی هارون آبادی، سید جواد میرعابدینی صفحات 17-22

    توسعه سیستم های نرم افزاری پیچیده خواهان مدل هایی است که ارزیابی نیازهای غیروظیفه مندی سیستم ها را در فرایند توسعه به ویژه در مراحل اولیه انجام دهد. ارزیابی معماری به روش های مختلفی انجام می گیرد، از این رو نیاز به یک روشی برای ادغام نیازهای غیروظیفه مندی می باشد. مقاله حاضر، الگوی طراحی MVC را در قالب چارچوبی مبتنی بر زبان نشانه گذاری توسعه پذیر برای ارزیابی نیاز غیروظیفه مندی کارایی نمایش می دهد. این چارچوب بر پایه شبکه های پتری بنا شده که به کمک آن می توان الگوی طراحی MVC را ارایه داد. تحقیق جاری در مقایسه کارهای پیشین امکان استفاده از زبان نشانه گذاری توسعه پذیر، جهت رسیدگی به نیازهای غیروظیفه مندی فراهم نموده و یک مدل اجرایی از نرم افزار ترسیم می نماید.

    کلیدواژگان: الگوی طراحی MVC، زبان نشانه گذاری توسه یافته، شبکه های پتری، کارایی، معماری نرم افزار
  • وحیدرضا صبوری، عبدالرسول قاسمی، نجمه چراغی شیرازی صفحات 23-29

    در این مقاله یک  تبدیل سطح ولتاژ موثر که قابلیت تبدیل سطوح ولتاژ بسیار پایین ورودی به سطح بالاتر با کاربرد در    فرکانس های بالا را دارد، ارایه شده است. به منظور جلوگیری از اتلفات توان استاتیک، در ساختار پیشنهادی از یک منبع جریان استفاده شده و در طی انتقال فقط زمانی که در آن سطح منطق سیگنال ورودی با به سطح منطق خروجی متناظر نمی باشد، روشن است. عملکرد ساختار پیشنهادی تحلیل و بررسی شده و نتایج شبیه سازی پیشنهادی در تکنولوژی 0.18um cmos نمایش داده شده است که نشان می دهد مدار در فرکانس های بالا به خوبی عمل می کند و در فرکانس های بالاتر از یک گیگاهرتز با ایجاد تاخیری به اندازه یک دوره تناوب عملکرد بسیار صحیح را ارایه می دهد.

    کلیدواژگان: شیفت سطح ولتاژ، مبدل چند سطح، مبدل ولتاژ
  • نجمه چراغی شیرازی*، روزبه حمزه ئیان، اشکان معصومی صفحات 31-37

    اگرچه تعداد بسیار زیادی الگوریتم طبقه بندی برای تصاویر ارایه شده، اما به ندرت بر روی یک مورد یکسان بایکدیگر مقایسه شده اند. در این مقاله، تصاویر ماهواره های سنجش از دور با استفاده از دو روش الگوریتم طبقه بندی بدون نظارت و هشت الگوریتم طبقه بندی با نظارت که شامل تعدادی از الگوریتم های رایج طی بیست سال اخیر است، آزموده شدند. تحلیل ما بر روی تصاویر ماهواره ای 12 طیفی متمرکز است. در مقایسه الگوریتم ها تعداد نمونه آموزشی یکسان فرض شده است. الگوریتم ها از نظر پیچیدگی، میزان صحت و اعتبار بایکدیگر مقایسه شده اند. نتایج نشان می دهد که صحت طبقه بندی، نسبت مستقیم با تعداد نمونه های آموزشی دارد و همچنین کاربر می تواند بسته به اهمیت هریک از پارامترهای فوق الگوریتم کارامدتر را برگزید.

    کلیدواژگان: الگوریتم های طبقه بندی، سنجش از دور، نمونه آموزشی، نمونه آزمایشی
  • طراحی و سنتز یک پردازنده جانبی به منظور مرتب سازی اطلاعات با استفاده از حافظه داخلی آرایه های برنامه پذیر
    حامد امین زاده* صفحات 39-44
    مرتب سازی داده ها یکی از مسایل مهم در هنگام پردازش اطلاعات دیجیتال می باشد. بسته به نحوه پیاده سازی مرتب کننده، معمولا سه پارامتر سرعت، سطح اشغالی بر روی تراشه و توان مصرفی از اهمیت ویژه برخوردار هستند. وقتی مرتب کننده بر روی آرایه های منظقی برنامه پذیر (FPGA) پیاده سازی شود، از آنجا که این بلوک به عنوان یک پردازشگر جانبی در کنار سایر بلوک های افزاری قرار می گیرد، تعداد CLBهای اشغال شده پارامتری مهم می باشد. در این مقاله، از الگوریتم جدیدی به منظور پیاده سازی مرتب کننده استفاده نموده ایم تا حداقل تعداد CLBها اشغال گردند. بر خلاف همه الگوریتم های قبلی که از مقایسه کننده به منظور مرتب سازی استفاده می کنند در این روش، نیازی به این بلوک وجود ندارد و عمده پردازش، با کمک حافظه با دسترسی تصادفی انجام می شود. در نتیجه علاوه بر اینکه تعداد کمتری از CLB ها بر روی تراشه اشغال شده و ساختار ساده تر می شود، قابلیت اطمینان نیز بالاتر می رود. به منظور نشان دادن کارایی این نحوه پیاده سازی، سنتز یک مرتب کننده 256 کلمه ای و با طول کلمه 16 بیتی بر روی یک FPGA از نوع Xilinx Spartan3 XC3S1500 انجام شده است.
    کلیدواژگان: آرایه های منظقی برنامه پذیر (FPGA)، حافظه با دسترسی تصادفی، شمارنده، مرتب کننده
|
  • S. Heydari, A .Ramezani, M .Naserian Pages 1-8

    In this paper, linear model of vehicle suspension accomplished by PID controller has been used to train the ANFIS system, which is instructed online using the PID controller output error and following the training, the PID controller leaves the loop and then the Adaptive Neural – Fuzzy inference system (ANFIS) takes the responsibility of controlling the system by itself. In case of the alteration of the controlled system parameters, the controller will be re-entered the loop and the network will be re-trained using the new error.An important feature of this technique is that it does not require mathematical model of system components such as actuator, spring, shock absorber, all of which are nonlinear; Jacobian system is not required as well. Finally the functional outputs of the controller (ANFIS) which is trained with the usage of a PID controller is compared with a pure proportional-derivative controller. The results show that the controller has been well designed to meet the wished objectives.

    Keywords: Suspension system, ANFIS controller
  • A .Varzandeh Esfahani, S. M .Fahmideh Akbarian Pages 9-15

    Designing a high efficiency delay-element is a challenge for low-power low-voltage digital circuits. The delay element circuit has a considering effect on efficiency of low-voltage digital circuits. In sub-micron technologies that lowering the power and the voltage of the systems is essentially required, design of a highly linear large dynamic range delay element is an important issue for designers. In this paper high linearity delay element is proposed employing the sub-threshold source coupled logic (STSCL) circuits. The presented circuit has a considerable controlling of the delay value by a control voltage. Improvements of dynamic-range and the linearity of the circuit show the operation of the delay element in sub-threshold region.

    Keywords: Delay Element, Large Dynamic-Range, High Linearity, CMOS Digital Circuits, Low power
  • Sh. Mazarei *, A. Harounabadi, S. J. Mirabedini Pages 17-22

    The development of complex software systems Wants models that non-functional requirements evaluation of systems do in the development process, especially in the early stages. Architecture evaluation is done in different ways Hence need to have a way to integrate non-functional requirements. This Paper, MVC design pattern show in the form of framework based on extensible markup language for evaluating performance non-functional requirements. This framework is based on Petri nets that help can be it provided the MVC design pattern. The current study compared with RelatedWork provides Take advantage of Extensible Markup Language,   To address non-functional requirements and will be drawn an executable model of the application.

    Keywords: Design Pattern MVC, Extended Markup Language, Petri nets, Performance, Software architecture
  • Vahidreza Saboori, Abdolrasol Ghasemi, Najmeh Cheraghi Shirazi Pages 23-29

    In This Article represented effective voltage level converter that changeable more low level voltage to high level for high frequency application. In order to avoid the static power dissipation, the proposed structure uses a current generator which turns on only during the transition times in which the logic level of the input signal is not corresponding to the output logic level. The operation of the proposed structure is also analytically investigated in 0.18um CMOS technology that show proposed voltage level converter at high frequency has good performed.in higher than of 1GHz frequency proposed voltage level make delay about one of period that with an inverter we have best operation.

    Keywords: Shift level voltage, multi level converter, convert voltage
  • Najmeh Cheraghi Shirazi *, Roozbeh Hamzehyan, Ashkan Masoomi Pages 31-37

    Although a large number of remote sensing image classification algorithm is proposed, but rarely performance of them are compared with each other. In this research, we classify satellite remote sensing images using two unsupervised classification algorithm and eight supervised classification algorithm which includes a number of common algorithms twenty years, tested and compared.  Our analysis focused on satellite images of the 12 spectral bands.  In comparison of these algorithms, the number of training samples is equated. These algorithms are compared with each other in terms of complexity, accuracy and reliability. The results show that accuracy of classification directly proportion to the number of training samples. The user can also choose efficient algorithms, depending on the complexity, accuracy and reliability of each parameter.

    Keywords: Supervised classification, unsupervised classification, Remote-Sensing
  • Design and Synthesis of an Embedded Processor to Sort Data Based on the Internal Memory of a Programmable Logic Array
    H. Amin Zadeh * Pages 39-44
    Sorting is still one of the main challenges in processing input digital binary data. Depending on implementation of the sorter, the three main factors are speed, chip area and power consumption.  When realized on a floating point gate array (FPGA), sorter acts like an embedded processor beside many other processing units. For these implementations, the number of CLBs occupied by the sorter is very important. In this paper, a new algorithm is proposed to implement sorter on FPGA using minimum number of CLBs. Unlike previous algorithms which employ comparator to sort data, this high-power large-area unit is not needed in and most of the process can be fulfilled by the available random access memory (RAM). In addition to less number of CLBs, this approach also improves reliability. To show the effectiveness of the proposed technique, a 256 word sorter with 16 bits word length is synthesized on xilinx spartan 3 XC3S1500 based on this method.
    Keywords: Counter, Floating Point Gate Array (FPGA), Random Access Memory (RAM), and Sorter