فهرست مطالب نویسنده:

javad hasanvand

انتخاب همه

شبیه سازی و بهینه سازی ترانزیستور تونلی دو گیتی- دو ماده ای

رضا طالب زاده*، جواد حسنوند، علی میر

نشریه فناوری های نوین مهندسی برق در سیستم انرژی سبز، پیاپی 4 (زمستان 1401)، صص 14 -24

در این مقاله ما به طراحی و شبیه سازی یک ترانزیستور تونلی جدید پرداخته ایم. ترانزیستورهای فت تونلی بدلیل سازوکار جریان تونل زنی نوار به نوار، دارای جریان نشتی کم و شیب زیرآستانه کمتر از mV/dec60 هستند و می توانند به عنوان جایگزینی مناسب برای ماسفت به منظور استفاده در مدارات کلیدزنی توان پایین باشد. با این حال؛ عیب این ترانزیستورها جریان حالت روشن کمتر آن ها نسبت به ترانزیستورهای ماسفت است. در این مقاله یک ساختار ترانزیستور تونلی دو گیتی - دو ماده ای بهینه شده پیشنهاد شده که با اضافه کردن دو ناحیه با آلایش ذاتی به ساختار فت تونلی دو گیتی رایج، سعی در افزایش نرخ تونل زنی حامل ها در مقایسه با ترانزیستورهای تونلی مرسوم شده است. طراحی و شبیه سازی با استفاده از نرم افزار سیلواکو - اتلس بصورت دوبعدی صورت گرفته است. نتایج محاسبه شده بصورت زیر است: جریان حالت روشن برابر A/µm6-10×49/5، جریان حالت خاموش برابرA/µm 18-10×2، شیب زیرآستانه برابر mV/dec02/15 و نسبت Ion/Ioff برابر 1012×74/2. نتایج حاصله نشان دهنده بهبود پارامترهای DC افزاره است.

کلید واژگان: ترانزیستور تونلی، بهبود عملکرد، شبیه سازی، سیلواکو - اتلس

چکیده مشاهده متن مقاله پژوهشی/اصیل زبان: فارسی

Simulation and Optimization of Dual Gate - Dual Material Tunnel Transistor

Reza Talebzadeh *, Javad Hasanvand, Ali Mir

Journal of Technovations of Electrical Engineering in Green Energy System, Volume:1 Issue: 4, 2023, PP 14 -24

In this paper, we designed and simulated a new TFET. Due to the band-to-band tunneling current mechanism, the TFETs show a low current and subthreshold slope of less than 60mV/dec. As a result, they can be a suitable alternative to MOSFET for use in low-power switching circuits. But its main disadvantage is its low on-state current compared to MOSFET. In this article, an optimized two-gate-two-material tunnel transistor structure is proposed in which the tunneling rate of carriers increased by adding two regions with inherent impurity compared to the common two-gate TFET structures. We simulated the proposed TFET in two dimensions using Silvaco-Atlas software and analyzed its results. The results are as follows: the on-state current (Ion=5.49×10-6A/µm), off current (Ioff=2×10-18A/µm), Subthreshold slope (SS=15.02mV/dec), and the Ion/Ioff =2.74×1012. The calculated results show the improvement of the DC parameters of the device.

Keywords: Tunnel Transistor, Performance Improvement, Simulation, Silvaco-Atlas

Abstract View Paper Research/Original Article Original: Persian

بدانید!

در این صفحه نام مورد نظر در اسامی نویسندگان مقالات جستجو می‌شود. ممکن است نتایج شامل مطالب نویسندگان هم نام و حتی در رشته‌های مختلف باشد.
همه مقالات ترجمه فارسی یا انگلیسی ندارند پس ممکن است مقالاتی باشند که نام نویسنده مورد نظر شما به صورت معادل فارسی یا انگلیسی آن درج شده باشد. در صفحه جستجوی پیشرفته می‌توانید همزمان نام فارسی و انگلیسی نویسنده را درج نمایید.
در صورتی که می‌خواهید جستجو را با شرایط متفاوت تکرار کنید به صفحه جستجوی پیشرفته مطالب نشریات مراجعه کنید.

به جمع مشترکان مگیران بپیوندید!

javad hasanvand