ارائه طرح دیجیتالی و معماری سخت افزاری برای پردازشگر سیگنال رادار HPRF

امروزه طراحی و به کارگیری رادارهای با فرکانس تکرار پالس بالا به دلیل مزایایی که در ارسال توان متوسط بالا و مقابله با کلاترهای گسترده و جمینگ دارند، بسیار مرسوم است. اما همواره طراحی و پیاده سازی دیجیتالی پردازشگرهایی که بتوانند پارامترهای سیستمی و ازجمله محدوده دینامیکی بالای سیگنال ورودی این گونه رادارها را پوشش دهند، با چالش هایی همراه بوده است. در این مقاله روشی برای طراحی دیجیتالی و تعیین معماری سخت افزاری پردازشگر سیگنال رادار با فرکانس تکرار بالای نوعی ارائه می گردد. این روش مبتنی بر استفاده از نرم افزار ارائه شده توسط شرکت Xilinx به نام مولد سیستم Xilinx یا XSG هست که امکان آزمون، طراحی و توسعه ساده تر پردازشگرهای دیجیتال مبتنی بر تراشه FPGA را در محیط simulink نرم افزار MATLAB فراهم آورده است. نتایج شبیه سازی سخت افزاری و مقایسه خروجی های بلوک های پردازشی با خروجی بلوک های پردازشگر آنالوگ رادار موجود و مقایسه با ساختارهای آنالوگ-دیجیتال ترکیبی مرسوم برای این گونه رادارها، نشان دهنده افزایش محدوده دینامیکی ورودی پردازنده رادار به حداقل dB 70، کاهش ابعاد و وزن آن به حدود یک پنجم و انعطاف پذیری مناسب این پردازشگر برای یک رادار با فرکانس تکرار بالا است.