جستجوی مقالات مرتبط با کلیدواژه

combinational circuit

در نشریات گروه برق

تکرار جستجوی کلیدواژه combinational circuit در نشریات گروه فنی و مهندسی

تکرار جستجوی کلیدواژه combinational circuit در مقالات مجلات علمی

انتخاب همه

افزایش تحمل پذیری مدارهای ترکیبی در مقابل خطای نرم مبتنی بر جایگزینی منطقی محلی

محمدرضا روحانی پور، بهنام قوامی *، محسن راجی

نشریه صنایع الکترونیک، سال هشتم شماره 2 (پیاپی 29، تابستان 1396)، ص 57

ر این مقاله یک تکنیک باز-سنتز مبتنی بر جایگزینی منطقی محلی به منظور کاهش نرخ خطای نرم مدارهای ترکیبی ارائه شده است. روش پیشنهادی راه کار خلاقانه ای را جهت افزایش احتمال پوشش منطقی مدار تحت خطای نرم و با در نظر گرفتن محدودیت مساحت فراهم می آورد. در این تکنیک، ابتدا زیرمداری از مدار اصلی استخراج می شود و به کمک روش Quine–McCluskey (QM) توسعه یافته، پیاده سازی های مختلف از زیرمدار به دست می آید. به منظور انتخاب بهترین جایگزین از بین مجموعه پیاده سازی های مختلف زیرمدار با کمترین نرخ خطای نرم، معیار جدید Global Failure Probability (GFP) ارائه شده است. این معیار، با در نظر گرفتن پارامترهای نظیر احتمال ایجاد پالس های گذرای خطادار در زیرمدار و احتمال انتشار این پالس ها توسط زیرمدار، این امکان را فراهم می آورد که پس از تغییر محلی ساختار زیرمدار بتوان به ارزیابی سراسری نرخ خطای نرم ناشی از این تغییر پرداخت. به عبارت دیگر، معیار ارائه شده در هر مرحله از فرآیند بهبود نرخ خطای نرم بدون نیاز به جایگزین نمودن تمام پیاده سازی های مختلف از زیرمدار در مدار اصلی و محاسبه نرخ خطای نرم کل مدار به ازای هرکدام از آن ها، تاثیر هر یک را در نرخ خطای نرم مدار اصلی محاسبه می نماید. نتایج حاصل از شبیه سازی ها بر روی مدارهای محک ISCAS’85 نشان می دهد که روش پیشنهادی به طور میانگین موجب 17/75% کاهش نرخ خطای نرم به ازای 5/39% سربار مساحت شده است.

کلید واژگان: خطای نرم، زیر مدار، پوشش منطقی، مدار ترکیبی، نرخ خطای نرم

چکیده مشاهده متن مقاله پژوهشی/اصیل زبان: فارسی

Soft Error Tolerant Design of Combinational Circuits using a Local Logic Substitution Scheme

Behnam Ghavami, MohammadReza Rohanipour, Mohsen Raji

Electronics Industries, Volume:8 Issue: 2, 2017, P 57

In this paper, a re-synthesize technique based on the local logical replacement in order to reduce the soft error rate of combinational circuits is proposed. The proposed method provides an innovative technique to increase the logical masking probability considering the area overhead. In this technique, at first, using an extended Quine-McCluskey (QM) method, the sub-circuits be extracted from the main circuit; while, different implementation carried out on the extracted sub-circuits. In order to choose the best alternative among the different implementations of a sub-circuit with the lowest soft error rate, a new parameter named as Global Failure Probability (GFP) is introduced. Experimental results on some ISCAS’85 benchmarks show that, on average, a probability of circuit failure reduction of 17. 75% is achieved compared to the original circuit. The average area overhead is 5. 39% of the original circuit.

Keywords: Soft Error, Combinational Circuit, Logical Masking, Soft Error Rate (SER)

Abstract View Paper Research/Original Article Original: Persian

نکته

نتایج بر اساس تاریخ انتشار مرتب شده‌اند.
کلیدواژه مورد نظر شما تنها در فیلد کلیدواژگان مقالات جستجو شده‌است. به منظور حذف نتایج غیر مرتبط، جستجو تنها در مقالات مجلاتی انجام شده که با مجله ماخذ هم موضوع هستند.
در صورتی که می‌خواهید جستجو را در همه موضوعات و با شرایط دیگر تکرار کنید به صفحه جستجوی پیشرفته مجلات مراجعه کنید.

به جمع مشترکان مگیران بپیوندید!

combinational circuit