پیاده سازی سخت افزاری هسته حذف نویز وفقی مبتنی بر الگوریتم حداقل میانگین مربعات با کمترین منابع مصرفی

در این مقاله پیاده سازی سخت افزاری هسته حذف نویز فعال ارائه می گردد. فیلترهای وفقی در زمینه های مختلفی مانند پردازش سیگنال، رادار، سونار، شناسایی کانال و غیره مورد استفاده قرار می گیرند. فیلترهای وفقی با پاسخ ضربه محدود به دلیل حجم کم محاسبات و فاز خطی بسیار محبوب می باشند. الگوریتم حداقل میانگین مربعات برای آموزش ضرایب این فیلترها مورد استفاده قرار می گیرد. پیشرفتهای چشمگیر در زمینه قطعات نیمه هادی به خصوص در زمینه ساخت پردازنده های دیجیتال (DSP) و آرایه های منطقی برنامه پذیر (FPGA) با میلیونها گیت و سرعتی تا چند گیگا هرتز به مهندسان طراح این امکان را می دهد که واحدهای پردازشی دیجیتال را در درون تراشه ها جاسازی (Embed) نمایند. اما طراحی یک هسته تحقق پذیر و سنتزپذیر بر روی یک FPGA همواره به سادگی یک DSP نیست و این به دلیل محدودیتهای سخت افزاری می باشد. در این مقاله یک هسته سخت افزاری سنتزپذیر فیلتر وفقی FIR که منابع بسیار کمی را مصرف کرده و بهینه می باشد توسط زبان توصیف سخت افزار VHDL97 طراحی و بر روی تراشه Spartan3E پیاده سازی می گردد. نتایج به دست آمده از نرم افزارهای ModelSim و MATLAB بیانگر عملکرد مطلوب هسته و منابع مصرفی کم این مدل پیشنهاد شده نسبت به سایر مدلها می باشد.