طراحی و تولید یک کد احراز اصالت سخت افزاری با استفاده از تابع فیزیکی کپی ناپذیر داور و مدار مولد اعداد تصادفی بر روی تراشه FPGA

یکی از چالش های مهم در امنیت سخت افزار مقابله با کپی سازی و استفاده از سخت افزارهای جعلی به جای سخت افزارهای اصلی و واقعی است. یکی از موثرترین روش های مقابله با این نوع حملات و محافظت از اصالت و امنیت فیزیکی بستر پیاده سازی الگوریتم های رمزنگاری، استفاده از توابع کپی ناپذیر فیزیکی یا پاف است. در این مقاله تحقق عملی یک پاف سیلیکونی مبتنی بر مالتی پلکسر موسوم به پاف داور بر روی تراشه های FPGA از خانواده Xilinx و ایجاد یک کد تصادفی سخت افزاری برای احراز اصالت تراشه گزارش شده است. ابتدا با استفاده از پاف، یک هسته اولیه 32 بیتی تصادفی تولید شده که از آن به عنوان مقدار اولیه یک شیفت رجیستر با بازخور خطی استفاده شده است. پس از آن با پیاده سازی یک مولد اعداد تصادفی مبتنی بر نوسان سازهای حلقوی بر روی تراشه FPGA، جمع انحصاری خروجی های به دست آمده از شیفت رجیستر و مولد اعداد تصادفی و تصحیح دنباله خروجی با استفاده از تصحیح کننده وان نیومن یک کد 64 بیتی برای شناسایی منحصربه فرد تراشه پیاده سازی تولید شده است. طرح پیاده سازی شده به گونه ای است که کد تولیدشده به عنوان امضای پاف را غیرقابل کپی سازی، غیرقابل مدل سازی و غیرقابل بازسازی می سازد. نتایج پیاده سازی نشان داد که با استفاده مدار ذکرشده و مصرف تقریبا 15 درصد از سطح تراشه بورد استاندارد حملات کانال جانبی موسوم به ساکورا حاوی تراشه XC6SLX75 Spartan-6، قادر به تولید یک کد 64 بیتی تصادفی برای شناسایی تراشه و استفاده از آن در پروتکل های احراز هویت به منظور تائید اصالت سخت افزار هستیم.