روش بهینه تصحیح سریع دیجیتالی خطا در مبدل آنالوگ به دیجیتال خط لوله با الگوریتم DLMS

در این مقاله، با استفاده از الگوریتم جستجو کننده تکاملی DLMS سرعت همگرایی الگوریتم تصحیح خطای دیجیتالی در تصحیح خطای عدم تطابق خازن ها، بهره محدود و غیرخطی تقویت کننده به میزان قابل توجهی افزایش یافته است. برای این منظور ابتدا مبدل آنالوگ به دیجیتال 16 بیتی خط لوله به صورت معکوس در حوزه دیجیتال مدل سازی شده است. مدل دیجتال به دست آمده یک فیلتر FIR با 16 وزن قابل تنظیم می باشد. جهت تنظیم وزن های فیلتر FIR الگوریتم تصحیح خطا به سه مرحله تقسیم شده و در هر مرحله تعدادی از وزن های فیلتر توسط الگوریتم DLMS تنظیم خواهند شد. در مجموع الگوریتم تصحیح خطا با 3000 بار تکرار در طی سه مرحله همگرا می شود. الگوریتم DLMS با استفاده از کدهای سنتزپذیر با زبان Verilog HDL شبیه سازی شده و قابل پیاده سازی است. تقسیم الگوریتم تصحیح خطا به سه مرحله سبب بهبود کیفیت تصحیح خطا و کاهش توان مصرفی خواهد شد. همچنین در این مقاله مدار MDAC بهینه ای جهت طراحی مبدل خط لوله پیشنهاد شده و الگوریتم تصحیح خطا بر اساس همین مدار طراحی گردیده است.