اشمیت تریگر CMOS شبه-تفاضلی خیلی کم ولتاژ 4/0ولت مبتنی بر اینورتر دیجیتال

در این مقاله، یک اشمیت تریگر شبه-تفاضلی مبتنی بر دیجیتال با ولتاژ تغذیه خیلی کم ارایه شده است. اشمیت تریگر پیشنهادی با الهام گیری از روند طراحی یک اشمیت تریگر آنالوگ طراحی شده است. مدار پیشنهادی تنها با استفاده از اینورترهای CMOS دیجیتال پیاده سازی شده است که از یک مقایسه گر تفاضلی متشکل از دو اینورتر CMOS و یک جفت اینورتر متقابل به عنوان فیدبک مثبت تشکیل شده است. مدار پیشنهادی تنها مدار اشمیت تریگر مبتنی بر دیجیتال است که در حالت تمام تفاضلی عمل می کند که دارای دو خروجی معکوس کننده و غیرمعکوس کننده به طور هم زمان است و در آن قابلیت تغییر مرکز هیسترزیس توسط ولتاژ ورودی فراهم شده است. اشمیت تریگر پیشنهادی در فرایند  CMOS0.18μm  با ولتاژ تغذیه 0.4 ولت شبیه سازی شده است. به دلیل تعداد ترانزیستورهای بسیار کم، مدار پیشنهادی مساحت تراشه ای به اندازهμm210×9.8 را اشغال می کند و تنها 6.64 نانووات توان مصرف می کند.