طراحی PLL دو حلقه ای مبتنی بر آشکارسازی فاز پنجره ای با سرعت قفل بالا، توان مصرفی و اسپور مرجع پایین

در این مقاله حلقه قفل فاز دو حلقه ای با سرعت قفل بالا، توان مصرفی پایین و اسپور مرجع پایین ارائه شده است. فرکانس خروجی مدار طراحی شده 3.2 GHz و فرکانس مرجع 50 MHz می باشد و مناسب برای کاربرد وایمکس می باشد. در این طراحی پس از قفل نهایی قسمتی از مدار تاثیری در عملکرد مدار نداشته و می توان آنها را غیرفعال کرد، لذا توان مصرفی بسیار پایین می باشد. روش آشکارسازی فاز، آشکارسازی پنچره ای است. ساختار پمپ بار پیشنهادی به گونه ای می باشد که سبب کاهش اسپور مرجع می شود. همچنین از یک ساختار جدید حلقه قفل فرکانس، جهت کاهش زمان قفل حلقه استفاده شده است.
شبیه سازی مدار پیشنهادی با استفاده از بسته طراحی تکنولوژی 0.18 μm CMOS-RF انجام شده است. در ساختار پیشنهادی اسپور مرجع برابر با -74dBc ، زمان قفل 1.9 μs و توان مصرفی 4.15 mw حاصل شده است.