طراحی و شبیه سازی مقایسه کننده های دو دنباله توان پایین و با سرعت بالا

در یک ADC با توان کم و سرعت بالا، مقایسه کننده های دینامیکی با توان کم و سرعت بالا از نیازهای ضروری می باشد. این مقاله تحلیلی از ملاحظات تاخیر انتشار، سرعت، و توان مصرفی مقایسه کننده را ارایه می کند و عبارات تحلیلی مورد نظر تجزیه و تحلیل می شوند. با استفاده از معادلات ریاضی، می توان طراحی مقایسه کننده ها را درک نمود. بر اساس تحلیل ارایه شده، یک مقایسه کننده دینامیکی جدید با اصلاح مدار مقایسه کننده دو دنباله برای سرعت بالا و توان کم در ولتاژهای تغذیه کم بدون پیچیدگی طراحی مدار پیشنهاد شده است که منجر به کاهش قابل توجه در زمان تاخیر و در نتیجه افزایش سرعت می شود. نتایج شبیه سازی در فناوری CMOS 0.18 میکرومتری نتایج تجزیه و تحلیل را اثبات می کند و نشان داده شده که مقایسه کننده دو دنباله پیشنهادی توان مصرفی را کاهش داده و سرعت را افزایش می دهد. نتایج شبیه سازی نشان می دهد که مقایسه کننده پیشنهادی تا فرکانس 5/2 گیگاهرتز با تاخیر 69 پیکوثانیه کار می کند و حدود 329 میکرووات را در ولتاژ تغذیه 2/1 ولت و انحراف استاندارد 8/7 میلی وات مصرف می کند.