طراحی فلیپ فلاپ های جدید سه سطحی در نانوالکترونیک با استفاده از CNFET

استفاده از مدارات چندسطحی می تواند باعث کاهش اتصالات داخل تراشه شود. کاهش اتصالات داخل تراشه ها باعث کاهش حجم تراشه و اتلاف توان در اتصالات می گردد. در سال های اخیر با توجه به توانایی نانوالکترونیک در طراحی مدارات چندسطحی، تحقیقاتی در این زمینه رونق گرفته است. مدارات ترتیبی، فلیپ فلاپ ها از اجزای مهم پردازنده ها و مدارات VLSI هستند. در این مقاله برای اولین بار، فلیپ فلاپ سه سطحی با پالس ژنراتور پیشنهاد گردیده و همین طور فلیپ فلاپ دیکد باینری به سه سطحی و نیز اولین فلیپ فلاپ با استفاده از بافر معرفی شده و سپس این فلیپ فلاپ ها با خودشان و مدارات قبلی مقایسه شده اند. همچنین از این فلیپ فلاپ ها در طراحی شمارنده سه سطحی استفاده شده است. نتایج شبیه سازی با نرم افزار HSPICE بیانگر عملکرد صحیح مدارات پیشنهادی می باشد. در مدل فلیپ فلاپ پالس ژنراتور STI %20، در فلیپ فلاپ SP %30 و در فلیپ فلاپ با بافر 30% بهبود در تاخیر و کاهش در تعداد ترانزیستور وجود دارد. همین طور در جدول مقایسه، مزایا و معایب هر کدام مورد بررسی قرار گرفته است.