طراحی یک فلیپ فلاپ کم توان، پرسرعت و مصون از خطای نرم برای فن آوری های نانومتری

با کاهش ابعاد ترانزیستورهای CMOS که به منظور دست یابی به کارایی بیشتر است، آسیب پذیری مدارهای منطقی دیجیتال در مقابل با خطاهای نرم ناشی از برخورد ذرات پرانرژی در حال افزایش است. فلیپ فلاپ ها یکی از عناصر مهم مدارهای منطقی ترکیبی بوده که در مقابل تک رویداد واژگونی (SEU) و تک رویداد چندگره واژگونی (SEMU) بسیار آسیب پذیر هستند. در این مقاله، یک مدار فلیپ فلاپ جدید مصون در برابر SEU و همچنین مقاوم در برابر SEMU، طراحی و ارزیابی شده است. در مقایسه با کارهای مشابه قبلی، مدار پیشنهادی علاوه بر آن که دارای هزینه های طراحی کمی است، دارای مصونیت در مقابل SEU و همچنین مقاومت بالا در مقابله با SEMU نیز می باشد. این مهم به کمک تحلیل مداری و همچنین شبیه سازی های صورت گرفته تحقیق و نشان داده شده است. بر اساس نتایج حاصل از این شبیه سازی ها، مدار فلیپ فلاپ پیشنهادی در مقایسه با مدار فلیپ فلاپ مشهور و پرکاربرد MS-DICE، 20% توان مصرفی و 31% تاخیر کمتری را پیشنهاد می دهد. در ادامه این مقاله، عملکرد مدار فلیپ فلاپ پیشنهادی در مقابل تغییرات فرآیند، ولتاژ و دما (PVT) نیز مورد بررسی قرار گرفته و نشان داده شده که این مدار در مقابل تغییرات PVT نیز عملکرد قابل اطمینانی از خود نشان می دهد.