طراحی و بهینه سازی یک تمام جمع کننده تقریبی مبتنی بر ترانزیستورهای نانولوله کربنی و بررسی کاربرد آن در پردازش تصویر دیجیتال

با توجه به افزایش چشمگیر حجم داده های پردازشی و نیاز به سرعت بیشتر در پردازش آنها، به استفاده از روش های نوین در طراحی مدارهای دیجیتال توجه شده است. نظر به اهمیت مصرف توان در وسایل الکترونیکی، طراحی مدارهایی ضروری است که به کاهش مصرف توان، مساحت و نیز افزایش سرعت پردازنده ها منجر شود. استفاده از محاسبات تقریبی در کنار ترانزیستورهای نانولوله کربنی، یکی از روش های مطرح شده در این حوزه است. با توجه به اهمیت مدارهای جمع کننده در پردازنده های پردازش سیگنال دیجیتال، در این مقاله یک مدار تمام جمع کننده تقریبی با استفاده از ترانزیستورهای CNTFET مدل استنفورد 32 نانومتر طراحی شده که ازنظر پارامترهای توان، تاخیر، حاصل ضرب توان در تاخیر و تعداد ترانزیستورها بهینه سازی شده است. مقایسه این مدار با مدارهای پیشنهادشده در سال های اخیر با استفاده از نرم افزار HSPICE انجام شده است. نتایج نشان دادند تاخیر طرح پیشنهادی دارای کمترین مقدار با بهبود حداکثر 87% در معیار حاصل ضرب توان در تاخیر است. همچنین نتایج شبیه سازی در خازن های بار، ولتاژهای تغذیه و تغییرات فرآیندی نشان دهنده عملکرد پذیرفتنی طرح پیشنهادی در شرایط گوناگون است. برای بررسی بهتر عملکرد تمام جمع کننده پیشنهادی از کاربرد پردازشی مقاوم به خطای جمع تصاویر در نرم افزار متلب استفاده شده است.