طراحی و شبیه سازی یک واحد حساب و منطق 64×64 بیتی با سرعت کلاک 2 گیگا هرتز در تکنولوژی 130 نانومتر

در این مقاله هدف طراحی یک واحد حساب و منطق 64×64 بیتی با توان، تاخیر پایین و سرعت بالا می باشد. واحد حساب و منطق عملیات محاسباتی نظیر جمع و ضرب را انجام می دهد. جمع کننده ها نقش مهمی در واحد حساب و منطق دارند. برای طراحی جمع کننده، از ترکیب جمع کننده های انتخاب کننده ی نقلی و جمع کننده پیش بینی کننده نقلی و همچنین از مدار "جمع کننده با یک" برای دستیابی به سرعت بالا و سخت افزار کم استفاده شده است. در طراحی ضرب کننده از الگوریتم بوث و از ساختار والاس استفاده شده است. ضرب کننده ارایه شده بر اساس تکنیک خط لوله می باشد. در ساختار والاس از کمپرسورها برای فشرده سازی حاصلضرب های جزیی استفاده شده است. استفاده از الگوریتم بوث برای تولید حاصلضرب های جزیی، منجر به بهبود سرعت ضرب کننده شده است. تاخیر و توان مصرفی بدست آمده برای جمع کننده  64 بیتی در ولتاژ تغذیه 3.1 ولت و فرکانس 2 گیگا هرتز به ترتیب برابر 112 پیکو ثانیه و 12 میلی وات و برای ضرب کننده، تاخیر برابر با 291 پیکوثانیه و توان 950 میلی وات می باشد. ساختارهای ارایه شده با استفاده از تکنولوژی CMOS 130nm پیاده سازی شده اند.